Intel® Quartus® Prime Design Software - Destek Merkezi

Intel® Quartus® Prime Design Yazılım Destek Merkezi'ne hoş geldiniz.

Intel® Quartus® Prime Design Software Suite, Intel® FPGA'nızı konseptten üretime geçirmek için gereken tüm yazılım tasarım araçlarını kapsar. Bu web sayfasındaki konular, Intel® Quartus® Prime yazılım özelliklerinin tümlerinde size rehberlik edecektir. İlgi alanınızı seçin ve Intel® Quartus® Prime tasarım akışında ihtiyacınız olan belirli kaynaklara gidin.

Başlarken

Genel bakış

Intel® Quartus® Prime yazılımı, FPGA tasarımınızı tanımlamak, simüle etmek, uygulamak ve hata ayıklamak için ihtiyacınız olan tüm yazılım araçlarını içerir. Başlamak için, yazılımı indirmek ve lisanslamak ve hızlı başlangıç kılavuzu almak için aşağıdaki düğmelere tıklayın. Ardından, kısa çevrimiçi eğitimlerden tam gün boyunca eğitmen liderliğindeki derslere kadar Intel® Quartus® Prime yazılımı için sunulan eğitim materyallerinden bazılarını gözden geçirin.

Standard ve Pro Edition arasındaki fark nedir?

1. Intel® Quartus® Prime yazılımını indirin

2. Intel® Quartus® Prime yazılımını çalıştırmak için lisans alın

3. Hızlı başlangıç kılavuzunu görüntüleyin

"Başlarken" bölümünde, hızlı başlangıç kılavuzları, temel belgelere bağlantı ve mevcut çevrimiçi ve eğitmen liderliğindeki eğitim kurslarına bağlantı da dahil olmak üzere başlamanız için temel kaynakları listeleriz.

Başlarken

Kullanıcı Kılavuzları

Intel® Quartus® Prime Yazılım Kullanım Kılavuzları

Intel® Quartus® Prime Pro Edition Kullanım Kılavuzları:

Intel® Quartus® Prime Standard Edition Kullanım Kılavuzları:

Pro ve Standard Edition arasındaki fark nedir?

Intel® Quartus® Prime Yazılım Eğitimi

Intel,® Intel, Quartus® Prime tasarım akışında hızlı bir şekilde hıza ulaşmanıza yardımcı olmak için hem çevrimiçi hem de şahsen çeşitli eğitim türleri sunar. İşte başlamanız için önerilen bazı eğitim sınıfları.

Intel® Quartus® Prime Yazılım Eğitimi

Kurs
Kurs AdıTürüSüreNumarası
Quartus® Prime Yazılımını Kullanma: Giriş Çevrimiçi 81 Dakika ODSW1100
Quartus® Prime Yazılımı: Vakıf (Standard Edition) Çevrimiçi 8 Saat ODSW1110
Quartus® Prime Yazılımı: Vakıf (Pro Edition) Çevrimiçi 8 Saat ODSW1110PRO
Intel® Quartus® Prime Yazılımı: Üst Düzey Tasarımlar için Pro Edition Özellikleri Eğitmen Liderliğindeki / Sanal Sınıf 8 Saat IPRO
Intel® Quartus® Prime Yazılımı: Kuruluş Eğitmen Liderliğindeki / Sanal Sınıf 8 Saat IDSW110
Tümünü göster Daha az göster

Daha birçok eğitim kursu mevcuttur. Tam katalog için Intel® FPGA Eğitimi sayfasına bakın.

1. I/O Planlaması

I/O Planlamasına Genel Bakış

Özel pin ve zamanlama kısıtlamalarını karşılarken hedef cihazınıza başarılı bir yerleştirme sağlamak için FPGA tasarımında erken bir aşamada I/O planlaması yapılır. Intel® Quartus® Prime Pro Edition yazılımı, I/O yerleşiminin birçok kısıtlamasını karşılamanın karmaşık sürecini yönetmek için iki araç sunar.

Nasıl
AraçI/Ç Planlama GöreviErişnecek
Arabirim Planlayıcısı Arabirimleri ve cihaz çevrelerini planlama Arabirim Planlayıcısı > Araçlar
Sabitleme Planlayıcısı Pin atamalarını düzenleme, doğrulama veya verme Pin Planlayıcısı > Atamalar
Tümünü göster Daha az göster

Arabirim Planlayıcısı, pin atamaları (örneğin, PCI Express*, DDR ve faz kilitli döngü (PLL) fikri mülkiyet (IP) çekirdekleri) için sabit gereksinimlerle birden çok modülü tümleştirmenin karmaşıklığını yönetir. Arabirim Planlayıcısı, siz plan yaparken yerleşim yasallığını doğrulamak için Intel® Quartus® Prime Fitter ile dinamik olarak etkileşime girer. En iyi uygulamayı doğru bir şekilde planlamak için etkileşimli raporlar kullanarak farklı kat planlarını değerlendirebilirsiniz.

Pin Planlayıcısı düşük seviyeli bir pin atama aracıdır. G/Ç pimlerini el ile yerleştirmek ve slew hızını ve tahrik gücünü belirtmek için bunu kullanın.

I/O Planlama - Dokümantasyon ve Eğitim

I/O Planlama - Yazılım Aracı Belgeleri

I/O Planlaması - Aygıt Belgeleri

G/Ç Planlaması - Eğitim Sınıfları

Kurs Türü Süre Kurs Numarası
BluePrint ile Hızlı ve Kolay I/O Sistem Tasarımı Ücretsiz, Çevrimiçi 40 dakika OBLUEINTRO
Tümünü göster Daha az göster

I/O Planlaması - Diğer Kaynaklar

I/O planlaması, özellikle yüksek hızlı I/Ç'ler veya belirli protokoller söz konusu olduğunda birçok husus içerir. I/O yönetimi ve yönetim kurulu geliştirme desteği hakkında daha fazla bilgi için, I/O Yönetimi, Yönetim Kurulu Geliştirme Desteğive Sinyal Bütünlüğü Analizi Kaynak Merkezi web sayfasını ziyaret edin.

2. Tasarım Girişi

Tasarım Girişi - Genel Bakış

Tasarımınızı çeşitli tasarım giriş yöntemleri kullanarak ifade edebilirsiniz:

  • Donanım açıklama dili kullanma (HDL)
  • Veri günlüğü
  • SistemVerilog
  • VHDL
  • Platform Designer, karmaşık modülleri yapılandırılmış bir şekilde bağlamak için grafiksel bir giriş aracı
  • Diğer üst düzey giriş yöntemleri
  • Karmaşık modülleri ifade etmek için C++ kullanarak Üst Düzey Sentez (HLS)
  • OpenCL™, heterojen platformlarda hesaplama algoritmaları uygulamak için C++ kullanır

Fikri Mülkiyet

Doğrudan tasarım girişine ek olarak, Intel® FPMA'ları, Intel® FPMA'larında kullanılmak üzere özel olarak tasarlanmış geniş bir fikri mülkiyet (IP) portföyünü destekler.

Donanım Açıklama Dili Öğrenme (HDL)

Intel, ücretsiz çevrimiçi genel bakışlardan tam gün boyunca eğitmen liderliğindeki derslere kadar çeşitli HDL eğitim kursları sunmaktadır.

Kurs Türü Süre Kurs Numarası
Verilog HDL'ye Giriş 8 Saat Eğitmen Liderliğindeki IHDL120
VHDL'ye Giriş 8 Saat Eğitmen Liderliğindeki IHDL110
Verilog HDL Temel Bilgileri 50 Dakika Çevrimiçi, Ücretsiz OHDL1120
VHDL Temel Bilgileri 92 Dakika Çevrimiçi, Ücretsiz OHDL1110
Gelişmiş Verilog HDL Tasarım Teknikleri 8 Saat Eğitmen Liderliğindeki IHDL230
Gelişmiş VHDL Tasarım Teknikleri 8 Saat Eğitmen Liderliğindeki IHDL240
Quartus® II Yazılımı ile SystemVerilog 38 Dakika Çevrimiçi, Ücretsiz OHDL1125
Tümünü göster Daha az göster

HDL Şablonlarını Kullanma

Intel® Quartus® Prime yazılımı, kayıtlar, seçilen sinyal atamaları, eşzamanlı sinyal atamaları ve alt program çağrıları gibi yaygın olarak kullanılan mantık öğeleri için çeşitli şablonlar sunar. Şablonlar Verilog, SystemVerilog ve VHDL'de kullanılabilir.

Doğru şekilde uygulanacağından emin olmak için belirli bir işlevi yazmanın en iyi yolundan emin değilseniz, bu şablonlara başvurmalısınız. Şablon sistemi, Tasarım Önerileri Kullanım Kılavuzu'ndaki Sağlanan Şablondan HDL Kodu Ekleme bölümünde tam olarak açıklanmıştır.

Önerilen HDL Kodlama Stili

HDL kodlama stilleri, mantık tasarımları için sonuçların kalitesi üzerinde önemli bir etkiye sahiptir. Sentez araçları tasarımı optimize edecektir, ancak kesin sonuçlar elde etmek için, sentez aracı tarafından belirli mantık yapıları olarak kolayca tanınacak bir stilde kodlamanız gerekir.

Buna ek olarak, genel dijital mantık tasarımı ve özellikle LAB tabanlı cihazlar için takip edilmesi gereken iyi tasarım uygulamaları vardır. Mantık sıfırlama metodolojilerini, işlem hattı gecikmelerini ve uygun zaman uyumlu sinyal oluşturmayı yönetmek, iyi dijital tasarım uygulamalarına bazı örneklerdir. İyi HDL kodlama uygulamalarını öğrenmek için bazı kaynaklar aşağıda listelenmiştir.

İyi HDL Kodlama Stili Yönergeleri için Kaynaklar

Kaynak Açıklaması
İyi Yüksek Hızlı Tasarım Uygulamaları (ODSWTC01) Ücretsiz, çevrimiçi eğitim
Önerilen HDL Kodlama Stilleri Intel® Quartus® Prime Pro Edition Kullanım Kılavuzu'nda yer alan bir bölüm
Önerilen Tasarım Uygulamaları Intel® Quartus® Prime Pro Edition Kullanım Kılavuzu'nda yer alan bir bölüm
Tasarım örnekleri ile Gelişmiş Sentez Yemek Kitabı (yemek kitabı.zip) Tasarım örnekleri içeren PDF
Tümünü göster Daha az göster

Fikri Mülkiyet

Intel® FPMA'ları, Intel® FPMA'larında kullanılmak üzere özel olarak tasarlanmış geniş bir fikri mülkiyet (IP) portföyünü destekler. Her IP, cihaz uygulamasından önce tasarım doğrulaması için bir simülasyon modeli içerir. Intel® Quartus® Prime yazılımındaki kullanılabilir IP çekirdekleri ve IP ekosistemi hakkında daha fazla bilgi için aşağıdaki bağlantılara bakın.

Fikri Mülkiyet Kaynakları

Kaynak Açıklaması
Intel® FPGA IP Portföyü Intel® FPGA IP portföyüne genel bakış
Intel® FPGA IP Çekirdeklerine Giriş IP kataloğu ve parametre editörü Intel® Quartus® Prime yazılımındaki IP çekirdeklerini nasıl yönetir?
Intel® FPGA IP Bulucu Intel® FPGA IP çekirdeklerinin kapsamlı bir listesi
Tümünü göster Daha az göster

Platform Tasarımcısı

Platform Tasarımcısı Web Yayınına Giriş'i izleyin

Platform Tasarımcısı, karmaşık bileşenlerden oluşan bir sistemi hızlı bir şekilde entegre etmenizi sağlayan grafiksel, sistem entegrasyon aracıdır.

Standartlaştırılmış bir ara bağlantı çerçevesi (Avalon® veya AMBA* AXI*) kullanarak, fikri mülkiyeti üçüncü taraflardan, kendi kuruluşunuzun IP'sinden veya henüz tanımlanmamış kara kutu modüllerinden entegre edebilirsiniz. Tüm Intel® FPGA IP çekirdekleri Platform Designer arabirim özellikleri.

Platform Tasarımcısı, FPGA tasarımınızın geri kalanına örnek oluşturmak için HDL'yi oluşturur.

Platform Tasarımcısı Belgeleri

Kaynak Açıklaması
Platform Tasarımcısı ile Sistem Oluşturma Platform Tasarımcısı'nı kullanmanın temelleri
Platform Tasarımcısı Bileşenleri Oluşturma Platform Tasarımcısı'nda kullanılmak üzere fikri mülkiyet (IP) bileşenleri nasıl entegre edilebilir
Platform Tasarımcısı Ara Bağlantısı Avalon® ve AMBA* AXI* ara bağlantı standartlarında bulunan bellek eşlenen ve akış arayüzleriyle ilgili ayrıntılar
Platform Tasarımcısı Sistem Performansını En İyi Duruma Getirme Platform Tasarımcısı sisteminde işlem hatlarını optimize etme ve veri yolu tahkimiyle ilgilenme
Bileşen Arabirimi Tcl Başvurusu IP'yi Platform Designer sistemine entegre etmek için uygulama programlama arabirimi (API) başvurusu
Platform Tasarımcısı Sistem Tasarım Bileşenleri Platform Tasarımcısı'nda bulunan ara bağlantı bileşenlerinin açıklaması
Tümünü göster Daha az göster

Platform Tasarımcısı (eski adıyla Qsys) Eğitim Kursları

Kurs Süresi Türü Kurs Numarası
Qsys ile Sistem Tasarımı Oluşturma 37 Dakika Ücretsiz, Çevrimiçi OQSYSCREATE
Qsys'e Giriş 26 Dakika Ücretsiz, Çevrimiçi OQSYS1000
Platform Tasarımcısı Sistem Tümleştirme Aracına Giriş 8 Saat Eğitmen Liderliğindeki IQSYS101
Qsys Pro ile Sistem Tasarımı 42 Dakika Ücretsiz, Çevrimiçi OQSYSPRO
Qsys Kullanarak Gelişmiş Sistem Tasarımı: Bileşen ve Sistem Simülasyon 28 Dakika Ücretsiz, Çevrimiçi OAQSYSSIM
Qsys Kullanarak Gelişmiş Sistem Tasarımı: Qsys Sistem Optimizasyonu 32 Dakika Ücretsiz, Çevrimiçi OAQSYSOPT
Qsys Kullanarak Gelişmiş Sistem Tasarımı: Sistem Konsolu ile Sistem Doğrulaması 25 Dakika Ücretsiz, Çevrimiçi OAQSYSSYSCON
Qsys Kullanarak Gelişmiş Sistem Tasarımı: Qsys Tasarımlarında Hiyerarşiyi Kullanma 22 Dakika Ücretsiz, Çevrimiçi OAQSYSHIER
Gelişmiş Qsys Sistem Tümleştirme Aracı Metodolojileri 8 Saat Eğitmen Liderliğindeki IQSYS102
Avalon® ve AXI* Arabirimlerini Kullanarak Özel IP Geliştirme 113 Dakika Ücretsiz, Çevrimiçi OQSYS3000
Tümünü göster Daha az göster

Platform Tasarımcısı Tasarım Örnekleri

Kaynak Açıklaması
Platform Tasarımcısı - Tasarım Örneği Platform Tasarımcısı'nda uygulanan bir bellek sınayıcısının indirilebilir tasarım örneği.
AXI* Bellek Tasarımı Örneği Basit bir Verilog özel bellek bileşeninde AMBA* AXI*-3 Agent arabirimi.
BFM Simülasyon Örneği: FPGA Çekirdeğine HPS AXI* Köprü Arayüzü FPGA AXI* köprüsüne (h2f) sabit işlemci sistemi (HPS) arayüzü.
Avalon® Doğrulama IP Paketi Kullanım Kılavuzu (PDF) Avalon® arabirimlerini kullanarak IP çekirdeklerini doğrulamak için veri yolu işlev modelleri (BM'ler).
Tasarım dosyaları (.zip)
Mentor Grafikler* AXI* Doğrulama IP Paketi (PDF) AMBA* AXI* arabirimlerini kullanarak IP çekirdeklerini doğrulamak için BFF'ler.
Tümünü göster Daha az göster

Teknik İncelemeler

Kaynak Açıklaması
FPGA Uygulaması için IP Tümleştirme Yaklaşımlarını Karşılaştırma Karmaşık FPGA cihazlarındaki bağlantı zorlukları açıklar.
FPGA Sistem Tasarımına Çip Mimarisinde Ağın Faydalarını Uygulama Intel® FPGA sistem tasarımında çip (NoC) mimarilerinde ağın avantajlarını açıklar.
Tümünü göster Daha az göster

3. Simülasyon

Simülasyona Genel Bakış

Intel® Quartus® Prime yazılımı, desteklenen EDA simülatörlerinde RTL ve kapı düzeyinde tasarım simülasyonlarını destekler.

Simülasyon şunları içerir:

  • Simülatör çalışma ortamınızı ayarlama
  • Simülasyon modeli kitaplıkları derleniyor
  • Simülasyonunuzu çalıştırma

Intel® Quartus® Prime yazılımı, tercih edilen simülasyon ortamında simülasyon işlemeyi otomatikleştirmek için komut dosyasıyla yazılmış bir simülasyon akışının kullanılmasını destekler.

Intel® Quartus® Prime Standard Edition yazılımında, seçtiğiniz simülatörünün başlatılmasını otomatikleştiren NativeLink araç akışını kullanma seçeneğiniz vardır.

Komut Dosyası Simülasyon Akışı

Bir HDL simülatörünün Intel® Quartus® yazılım aracı akışına entegrasyonu, Intel® Quartus® yazılım Kullanım Kılavuzu'nun aşağıdaki bölümünde açıklanmıştır| El kitabı:

IP çekirdeklerini ve sistemlerini yapılandırmak için Platform Tasarımcısı'nı kullanırken, desteklenen EDA simülatörleri için simülasyon ortamı kurulum komut dosyaları oluşturulur.

Birden çok Platform Tasarımcısı sistemi oluştururken, Platform Tasarımcısı'nda sistemleriniz için birleşik bir komut dosyası oluşturmak üzere "IP için Simülatör Kurulum Komut Dosyası Oluştur" komut dosyasını çalıştırmalısınız.

Oluşturulan IP çekirdek simülasyon komut dosyalarını, tüm tasarımınızın simülasyonunu kontrol eden üst düzey bir simülasyon komut dosyasına ekleyebilirsiniz. IP kurulum benzetimini çalıştırdımktan sonra, şablon bölümlerini kopyalamak ve yeni bir üst düzey komut dosyasında kullanılmak üzere değiştirmek için aşağıdaki bilgileri kullanın.

Simülasyonları ayarlama konusunda rehberlik için aşağıdaki videolara da başvurabilirsiniz.

NativeLink Simülasyon Akışı

Intel® Quartus® Prime Standard Edition yazılımında NativeLink kullanma seçeneğiniz vardır. Bu, kaynak kodunuzu veya IP'nizi değiştirdikten sonra tasarımınızı simüle etmek için gereken tüm adımları otomatik olarak başlatmanızı sağlar.

NativeLink özelliği, aşağıdakileri otomatikleştirerek EDA simülatörünüzü Intel® Quartus® Prime Standard Edition yazılımıyla tümleştirir:

  • Simülatöre özgü dosyaların ve simülasyon komut dosyalarının geliştirilmesi.
  • Simülasyon kütüphanelerinin derlenmesi.
  • Intel® Quartus® Prime yazılım analizi ve detaylandırma, analiz ve sentezini takiben veya tam bir derlemeden sonra simülatörünüzün otomatik olarak başlatılması.

NativeLink Benzetim Kurulumu kaynakları

Kaynak Açıklaması
NativeLink Benzetim'i kullanma Intel Quartus Prime Standard Edition Kullanım Kılavuzu'nda bir bölüm: Üçüncü Taraf Simülasyon
NativeLink Benzetimi Nasıl Kurulur Basit bir tasarım için NativeLink'in nasıl kurulanın olduğunu gösteren kısa bir video
Tümünü göster Daha az göster

Simülasyon Kaynakları

Simülasyon Kaynakları

Kaynak Türü Açıklaması
Intel® FPGA Tasarımlarını Simüle Etme (Intel® Quartus® Prime Pro Edition) Intel® Quartus® Prime Pro Edition Kullanım Kılavuzu'nda bir bölüm Intel® Quartus® Prime Pro Edition yazılımı için ana belgeler
Intel® FPGA Tasarımlarını Simüle Etme (Intel® Quartus® Prime Standard Edition) Intel® Quartus® Prime Standard Edition El Kitabı Intel® Quartus® Prime Standard Edition yazılımı için ana belgeler
Intel® FPGA-ModelSim* Simülasyon Aracıyla TestBench Oluşturma Tanıtım Videosu
Nios® II İşlemci Tasarımını Simüle Etme Tanıtım Videosu
Etkin Seri Bellek Arabirim Bloğu Benzetimi Nasıl Gerçekleştirilir Tanıtım Videosu
Arria® 10 ile 16.1'de ModelSim*'de PHYLite Örnek Tasarım Simülasyonu Oluşturma Tanıtım Videosu
Siklon Nasıl Simüle® V 8b10b IP Bayt Siparişi Tanıtım Videosu
Satıcı Bellek Modelini Kullanarak Arria® 10 RLDRAM3 Benzetimi Tanıtım Videosu
Ping Pong PHY DDR3 Simülasyon Tanıtım Videosu
SoC HPS DDR3 Çekirdeği Simülasyon Tanıtım Videosu
Qsys Kullanarak Gelişmiş Sistem Tasarımı: Bileşen ve Sistem Simülasyon Çevrimiçi, Ücretsiz Eğitim 28 dakikalık çevrimiçi kurs (OAQSYSSIM)
3. Parti EDA Simülatörleri ile Tasarımları Simüle Etme (Eski Kurs) Çevrimiçi, Ücretsiz Eğitim 35 dakikalık çevrimiçi kurs (ODSW1122)
Tümünü göster Daha az göster

Intel® Quartus® Prime Standard Edition yazılımı şu EDA Simülatörlerini destekler:

  • Aldec Aktif-HDL
  • Aldec Riviera-PRO
  • Cadence Kesi Kurumsal
  • Mentor Graphics* ModelSim*-Intel FPGA (Intel® Quartus® Prime yazılımıyla birlikte)
  • Mentor Grafikler* ModelSim* - PE
  • Mentor Grafikler* ModelSim* - SE
  • Mentor Grafikler* QuestaSim
  • Synopsys* VCS ve VCS MX

Bir HDL simülatörünün Intel® Quartus® yazılım aracı akışına entegrasyonu, Intel Quartus Prime Pro Edition Kullanım Kılavuzu: Üçüncü Taraf Simülasyonu'ndaki Intel FPGA Tasarımlarını Simüle Etme bölümünde açıklanmıştır.

4. Sentez

Senteze Genel Bakış

Intel® Quartus® yazılım tasarım akışının Mantık Sentezi aşaması, kayıt aktarım seviyesi (RTL) kodunu alacak ve alt düzey ilkellerin (sentez sonrası netlist) bir netlistini oluşturacaktır. Sentez sonrası netlist daha sonra tasarımı yerleştirilecek ve yönlendirecek fitter için bir giriş olarak kullanılacaktır.

Intel® Quartus® Prime ve Quartus® II yazılımı, gelişmiş entegre sentez ve diğer üçüncü taraf sentez araçlarıyla arayüzler içerir. Yazılım ayrıca, bir tasarımın yapısını analiz etmek ve yazılımın tasarımınızı nasıl yorumladığını görmek için kullanabileceğiniz şematik netlist görüntüleyiciler sunar.

Sentez sonuçları Quartus® Netlist görüntüleyicileriile hem RTL detaylandırması hem de Teknoloji Haritalamadan sonra görüntülenebilir.

Sentez Belgeleri

Başlık Açıklaması
Quartus Prime Entegre Sentezi Intel® Quartus® Prime yazılım entegre sentez aracı VHDL, Verilog, SystemVerilog ve eski Intel® FPGA'ya özgü tasarım giriş dillerinin sentezini destekler.
Desteği Sentezle Intel® Quartus® Prime yazılım aracı akışı, Synplicity Synplify ve Synplify Pro mantık sentezleyicilerini de destekler.
Mentor Grafikler* Hassas RTL Desteği Intel® Quartus® Prime yazılım aracı akışı, Mentor Graphics* Precision RTL Synthesizer'ı da destekler.
Tümünü göster Daha az göster

Sentez Eğitimi ve Gösterileri

Başlık Açıklaması
Quartus® Prime Yazılımını Kullanma: Giriş (ODSW1100)

Temel Quartus® Prime yazılım tasarım ortamı hakkında bilgi haline gel. Temel bir FPGA tasarım akışı ve akışta Quartus® Prime yazılımının nasıl kullanılacağı hakkında bilgi edineceksiniz.

Bu 1,5 saatlik bir çevrimiçi kurs.
Quartus® Prime Yazılım Tasarım Serisi: Temel (Standart) (ODSW1110)

İlk tasarımdan cihaz programlamaya kadar bir FPGA veya CPLD tasarımı geliştirmek için Quartus® Prime yazılımını kullanmayı öğrenin.

Bu 3,5 saatlik bir çevrimiçi kurs.
Quartus® Prime Yazılım Tasarım Serisi: Temel (IDSW110)

Bir proje oluşturun, tasarım dosyalarını girin, cihazınızı sistem içinde çalışan tasarımı görecek şekilde derleyin ve yapılandırın. Zamanlama kısıtlamalarını girin ve Zamanlama Çözümleyicisi'ni kullanarak bir tasarımı çözümle. Yazılımın sentez ve simülasyon için kullanılan yaygın EDA araçlarıyla nasıl arayüzlendiğini keşfedin.

Bu 8 saatlik eğitmenlik kursu.
Tümünü göster Daha az göster

Üst Düzey Sentez

Intel'in üst düzey sentez (HLS) aracı, C++ ile yazılmış bir tasarım açıklaması alır ve Intel® FPMA'ları için optimize edilmiş RTL kodu oluşturur.

Belgeler® örnekler ve eğitim kursları da dahil olmak üzere Intel® HLS Derleyicisi hakkında daha fazla bilgi için HLS Destek Sayfasınabakın.

HLS Belgeleri

Belge Açıklaması
HLS Başlarken Kılavuzu Üst düzey sentez derleyici ortamınızı nasıl başlatılacağınızı gösterir. Ayrıca, derleyiciyi etkili bir şekilde kullanmanın yollarını göstermek için tasarım örnekleri ve öğreticiler içerir.
HLS Kullanım Kılavuzu Intel, FPGA ürünleri için IP çekirdeklerini sentezleme, doğrulama ve benzetim ® yönergeler sağlar.
HLS Başvuru Kılavuzu Komut seçenekleri ve bileşen kodunuzda kullanabileceğiniz diğer programlama öğeleri de dahil olmak üzere üst düzey sentez (HLS) bileşen tasarım akışı hakkında bilgi sağlar.
HLS En İyi Uygulamalar Kılavuzu HLS derleyicisi tarafından sağlanan bilgileri kullanarak bileşen tasarımınızı nasıl optimize süreceğiniz hakkında ipuçları ve rehberlik sunar.
Tümünü göster Daha az göster

5. Fitter

Fitter - Pro Sürümü

Intel® Quartus® Prime Pro Edition yazılımı ile Fitter, çalışmalarını ayrı ayrı kontrol edilebilir aşamalarda yapar; her aşamayı, daha uygun işlemin sadece bu aşamasını çalıştırarak, bu aşamayı optimize etmek için yineleme yaparak tek tek optimize edebilirsiniz.

Fitter Aşamaları

Fitter Aşama Artımlı Optimizasyonu
Plan Bu aşamadan sonra, zamanlama kısıtlamalarını doğrulamak ve saatler arası zamanlama pencerelerini doğrulamak için plan sonrası zamanlama çözümlemesi çalıştırabilirsiniz. Yerleştirme ve çevre özelliklerini görüntüleyin ve Intel® Arria® 10 FPGA ve Intel® Cyclone® 10 FPGA tasarımı için saat planlaması gerçekleştirin.
Erken Yer Bu aşamadan sonra, Yonga Planlayıcısı tasarım öğelerinin ilk üst düzey yerleşimini görüntüleyebilir. Kat planlama kararlarınıza rehberlik etmek için bu bilgileri kullanın. Intel® Stratix® 10 FPGA tasarımı için, bu aşamayı çalıştırdikten sonra erken saat planlaması da yapabilirsiniz.
Yer Bu aşamadan sonra, Derleme Raporlarındaki kaynak ve mantık kullanımını doğrulayın ve tasarım öğelerinin Yonga Planlayıcısı'na yerleştirilmesini gözden geçirin.
Rota Bu aşamadan sonra, Zamanlama Çözümleyicisi'nde ayrıntılı kurulum ve tutma zamanlaması kapanışı gerçekleştirin ve Üretim Akışı Planlayıcısı aracılığıyla yönlendirme sıkışıklıklarını görüntüleyin.
Yeniden Zaman Bu aşamadan sonra, Fitter raporundaki Retiming sonuçlarını gözden geçirin ve daha fazla yeniden uyarma optimizasyonunu sınırlayan kısıtlamaları düzeltin.
Tümünü göster Daha az göster

Varsayılan olarak, Fitter tüm aşamalarında çalışacaktır. Ancak, bir sonraki aşamayı çalıştırmadan önce veya tam bir derleme çalıştırmadan önce tasarımınızı değerlendirmek için Fitter aşamalarının sonuçlarını analiz edebilirsiniz. Tasarımınızın sonuçlarının kalitesini denetlemek için Fitter aşamalarını kullanma hakkında daha fazla bilgi için Derleyici Kullanım Kılavuzu'ndaki Fitter'ı Çalıştırma bölümüne bakın: Intel® Quartus® Prime Pro Edition.

Kayıt paketleme, kayıt çoğaltma ve birleştirme ve genel çaba düzeyi gibi şeyler için Fitter'ın çaba düzeyini yönlendirmek için birkaç ayar belirtebilirsiniz. Fitter ayarları hakkında daha fazla bilgi için Derleyici Kullanım Kılavuzu:Intel® Quartus® Prime Pro Edition'daki Fitter Ayarları Referansı bölümündeki tartışmalara bakın.

Fitter - Standart Sürüm

Intel® Quartus® Prime Standard Edition yazılımında, Fitter'ın efor düzeyini yönlendirmek için kayıt paketleme, kayıt çoğaltma ve birleştirme ve genel çaba düzeyi gibi çeşitli ayarlar belirtebilirsiniz. Fitter Ayarları'nın tam listesi için Derleyici Ayarları Yardım Sayfası'nı görme

Fitter ayarları hakkında daha fazla bilgi için, aşağıdaki tartışmalara bakın:

6. Zamanlama Analizi

Zamanlama Analizine Genel Bakış

Zamanlama Çözümleyicisi, tasarımın doğru çalışması için karşılanması gereken zamanlama ilişkilerini belirler ve zamanlamayı doğrulamak için varış saatlerini gerekli saatlere göre denetler.

Zamanlama analizi birçok temel kavramı içerir: zaman uyumsuz v. senkron yaylar, varış ve gerekli zamanlar, kurulum ve tutma gereksinimleri vb. Bunlar, Intel® Quartus® Prime Standard Edition Kullanım Kılavuzu: Zamanlama Çözümleyicisi'nin Zamanlama Analizi Temel Kavramları bölümünde tanımlanmıştır.

Zamanlama Çözümleyicisi zamanlama kısıtlamalarınızı uygular ve Fitter'ın tasarımınızı hedef cihaza uygulama sonuçlarından zamanlama gecikmelerini belirler.

Zamanlama Çözümleyicisi, zamanlama kısıtlamaları olarak ifade edilen zamanlama gereksinimlerinizin doğru bir açıklamasından çalışmalıdır. Intel® Quartus® Prime Standard Edition Kullanım Kılavuzu:Zamanlama Çözümleyicisi'nin Tasarımları Sınırlama bölümü, zamanlama kısıtlamalarının hem Fitter hem de Zamanlama Çözümleyicisi tarafından kullanılmak üzere.sdc dosyalarına nasıl eklenebilir olduğunu açıklar.

Zamanlama kapanışı, zamanlama kısıtlamalarını iyileştirmenin yinelemeli bir işlemidir; sentez ve Fitter için parametrelerin ayarlanması ve fitter tohum varyasyonlarının yönetilmesi.

Zamanlama Çözümleyicisi

Intel Quartus Prime Zamanlama Çözümleyicisi

Intel® Quartus® Prime yazılımındaki Zamanlama Çözümleyicisi, endüstri standardı kısıtlama, analiz ve raporlama metodolojisi kullanarak tasarımınızdaki tüm mantığın zamanlama performansını doğrulayan güçlü bir ASIC tarzı zamanlama analiz aracıdır. Zamanlama Çözümleyicisi, tasarımınızdaki tüm zamanlama yollarını kısıtlamak, çözümlemek ve raporlamak için grafik kullanıcı arabiriminden veya komut satırı arabiriminden yönlendirilebilir.

Zamanlama Çözümleyicisi ile ilgili tam bir kullanım kılavuzu, Intel® Quartus® Prime Standard Edition Kullanım Kılavuzu: Zamanlama Çözümleyicisi'nin Zamanlama Çözümleyicisi bölümünde bulunabilir.

Zamanlama Analizi'nde yeniyseniz, Intel® Quartus® Prime Standard Edition Kullanım Kılavuzu: Zamanlama Çözümleyicisi'nin İlk Kez Kullanıcılar için Önerilen Akış bölümüne bakın. Bu, temel kısıtlamaları kullanarak tam tasarım akışını açıklar.

Zamanlama Çözümleyicisi Eğitim Kursları

Kurs Süresi Türü Kurs Numarası
Intel Quartus Prime Yazılım Tasarım Serisi: Zamanlama Analizi 8 Saat Davetsiz Misafir Led IDSW120
TimeQuest ile Gelişmiş Zamanlama Analizi 8 Saat Eğitmen Liderliğindeki IDSW125
Zamanlama Çözümleyicisi: Zamanlama Analizine Giriş 15 Dakika Çevrimiçi, Ücretsiz ODSW1115
Zamanlama Çözümleyicisi: Zamanlama Çözümleyicisi GUI 31 Dakika Çevrimiçi, Ücretsiz ODSW1116
Zamanlama Çözümleyicisi: Intel Quartus Prime Entegrasyonu ve Raporlaması 25 Dakika Çevrimiçi, Ücretsiz ODSW1117
Zamanlama Çözümleyicisi: Gerekli SDC Kısıtlamaları 34 Dakika Çevrimiçi, Ücretsiz ODSW1118
TimeQuest Özel Raporlama kullanarak Zamanlama Kapanışı 24 Dakika Çevrimiçi, Ücretsiz OTIM1100
Tümünü göster Daha az göster

Zamanlama Kapanışı

Zamanlama Çözümleyicisi zamanlama belirtimlerinizin karşılanmadığını belirlerse, tutarsızlık kapatılana ve zamanlama belirtimleriniz karşılanana kadar tasarım zamanlama için en iyi duruma getirilmelidir.

Zamanlama kapanışı birkaç olası teknik içerir. En etkili teknikler her tasarıma göre değişecektir. Tasarım Optimizasyonu Kullanım Kılavuzu: Intel Quartus Prime Pro Edition'daki Zamanlama Kapanışı ve Optimizasyonu bölümü, zamanlama kapatma işlemi hakkında birçok pratik tavsiyede bulunur.

Doğru zamanlama kapatma teknikleri için tasarımınızı nasıl değerlendireceğinizi anlamanıza yardımcı olacak birkaç ek eğitim kursu vardır.

Zamanlama Kapatma Eğitim Kursları

Kurs Süresi Türü Kurs Numarası
Intel® Quartus® Prime Pro Yazılımında Artımlı Blok Tabanlı Derleme: Zamanlama Kapanışı ve İpuçları 22 Dakika Çevrimiçi, Ücretsiz OIBBC102
Zamanlama Kapanışı için Tasarım Değerlendirmesi 55 Dakika Çevrimiçi, Ücretsiz ODSWTC02
Zamanlama Kapanışı için En İyi HDL Tasarım Uygulamaları 61 Dakika Çevrimiçi, Ücretsiz OHDL1130
TimeQuest Özel Raporlama kullanarak Zamanlama Kapanışı 24 Dakika Çevrimiçi, Ücretsiz OTIM1100
Quartus® II Yazılımı ile Zamanlama Kapanışı 8 Saat Eğitmen Liderliğindeki IDSW145
Tümünü göster Daha az göster

7. Tasarım Optimizasyonu

Tasarım Optimizasyonuna Genel Bakış

Intel® Quartus® Prime ve Quartus® II yazılımı, tasarımınızı alan ve zamanlama açısından optimize etmenize yardımcı olacak çok çeşitli özellikler içerir. Bu bölüm, tasarım iyileştirme teknikleri ve araçları konusunda size yardımcı olacak kaynaklar sağlar.

Intel® Quartus® Prime ve Quartus® II yazılımı, tasarımları standart derleme sürecinden daha iyi optimize etmek için fiziksel sentez netlist optimizasyonu sunar. Fiziksel sentez, kullanılan sentez aracından bağımsız olarak tasarımınızın performansını artırmaya yardımcı olur.

En İyiLeştirme Desteği Belgeleri

Başlık Açıklaması
Alan ve Zamanlama Optimizasyonu Bu kullanım kılavuzu bölümünde, Intel® aygıtları için tasarım yaparken kaynak kullanımının nasıl azaltılacağı, derleme sürelerinin nasıl azaltılacağı ve zamanlama performansının nasıl artırılacağı açıklanmaktadır.
Tasarım Kat Planının Analiz Edilmesi ve Optimize Edilmesi Bu kullanım kılavuzu bölümünde, tasarımlarınız için zemin planını analiz etmek ve optimize etmek için Yonga Planlayıcısı'nın nasıl kullanılacağı açıklanmaktadır. Bu bölümde, yerleşimi denetlemek için Mantık Kilidi Bölgesi'nin nasıl kullanılacağı da açıklanmaktadır.
Çip Planlayıcısı ile Mühendislik Değişim Yönetimi Bu kullanım kılavuzu bölümünde, desteklenen cihazlar için mühendislik değişiklik emirlerinin (EBO) uygulanması için Yonga Planlayıcısı'nın nasıl kullanılacağı açıklanmaktadır.
Netlist Optimizasyonları ve Fiziksel Sentezi Bu kullanım kılavuzu bölümünde, Intel® Quartus® Prime yazılımındaki netlist optimizasyonlarının ve fiziksel sentezin tasarımınızın netlistini nasıl değiştirebileceği ve sonuçlarınızın kalitesini artırmaya nasıl yardımcı olabileceği açıklanmaktadır.
Artımlı Derleme Kaynak Merkezi Bu kaynak merkezi web sayfası, derleme sürelerini azaltmak ve en iyi duruma getirme sırasında sonuçları korumak için artımlı derlemeyi nasıl kullanabileceğinizi gösterir.
Tümünü göster Daha az göster

Tasarım Optimizasyonu Eğitim Kursları

Kurs Süresi Türü Kurs Numarası
Intel® Quartus® Prime Pro Yazılımını Kullanma: Yonga Planlayıcısı 29 Dakika Çevrimiçi, Ücretsiz OPROCHIPPLAN
Tasarım Alanı Gezgini'ne kullanma 21 Dakika Çevrimiçi, Ücretsiz ODSE
Timequest Özel Raporlama kullanarak Zamanlama Kapanışı 24 Dakika Çevrimiçi, Ücretsiz OTIM1100
Zamanlama Kapanışı için En İyi HDL Tasarım Uygulamaları 1 saat Çevrimiçi, Ücretsiz OHDL1130
Tümünü göster Daha az göster

Tasarım Optimizasyon Araçları

Intel® Quartus® Prime yazılımı, tasarımınızı görsel yollarla sunan araçlar sağlar. Bu araçlar, tasarımınızdaki mantıksal veya fiziksel verimsizlikler açısından herhangi bir sorunlu alanı tanılamanıza olanak tanır.

  • Uygulama sürecindeki çeşitli aşamalarda tasarımınızın şematik bir gösterimini görmek için Netlist Görüntüleyiciler'i kullanabilirsiniz: sentezden önce, sentezden sonra ve yer ve rotadan sonra. Bu, her aşamada tasarım amacınızı onaylamanızı sağlar.
  • Tasarım Bölümü Planlayıcısı, zamanlama bilgilerini, göreli bağlantı yoğunluklarını ve bölümlerin fiziksel yerleşimini göstererek tasarımın bölümleme düzenini görselleştirmenize ve gözden geçirmenize yardımcı olur. Diğer görüntüleyicilerdeki bölümleri bulabilirsiniz veya bölümleri değiştirebilir veya silebilirsiniz.
  • Yonga Planlayıcısıile kat planı atamaları yapabilir, güç analizi yapabilir ve kritik yolları ve yönlendirme tıkanıklığını görselleştirebilirsiniz. Tasarım Bölümü Planlayıcısı ve Yonga Planlayıcısı, tasarımınızı daha yüksek bir düzeyde bölümlemenize ve düzenlemenize olanak tanır.
  • Tasarım Uzay Gezgini II (DSE), herhangi bir bireysel tasarımda en iyi sonuçları veren ayarları aramayı otomatikleştirir. DSE, tasarımınızın tasarım alanını araştırır, çeşitli iyileştirme teknikleri uygular ve tasarımınız için en iyi ayarları keşfetmenize yardımcı olmak için sonuçları analiz eder.

Bu araçları kullanmak, cihazın uygulanmasını optimize etmenize yardımcı olabilir.

Netlist Görüntüleyiciler

Intel® Quartus® Prime yazılım netlist görüntüleyicileri, tasarımınızı çeşitli aşamalarda görüntülemenin güçlü yollarını sağlar. Çapraz yoklama diğer tasarım görünümleriyle mümkündür: Bir öğe seçebilir ve Yonga Planlayıcısı ve Tasarım Dosyası Görüntüleyicisi pencerelerinde vurgulayabilirsiniz.

  • RTL Görüntüleyicisi, hiyerarşinin ve ana mantık bloklarının detaylandırılmasından sonra synthesizer tarafından çıkarılan mantığı ve bağlantıları gösterir. Simülasyon veya diğer doğrulama işlemlerinden önce tasarımınızı görsel olarak kontrol etmek için RTL Görüntüleyici'yi kullanabilirsiniz.
  • Teknoloji Haritası Görüntüleyicisi (Eşleme Sonrası), sentezden sonra ancak yer ve rotadan önce net listenizdeki düğümleri bulmanıza yardımcı olabilir.
  • Teknoloji Haritası Görüntüleyicisi (Post-Fitting), yer ve rotadan sonra netlist'i gösterir. Bu, Eşleme Sonrası netlist'ten farklı olabilir, çünkü fitter fiziksel iyileştirme sırasında kısıtlamaları karşılamak için iyileştirmeler yapabilir.

RTL Görüntüleyicisi, hiyerarşinin ve ana işlevsel blokların detaylandırılmasından sonra Sentez aracı tarafından çıkarılan mantığı görüntüler.

Teknoloji Haritası Görüntüleyicisi, sentezden sonra ("harita sonrası görünüm") veya yerleştirme ve yönlendirmeden sonra ("uygun gönderim görünümü") mantığı gösterir.

Netlist ve Sonlu Durum Makinesi Görüntüleyicileri

Aşağıdaki videolarda Quartus® yazılımı Netlist Viewer ve Sonlu Durum Makinesi Görüntüleyicisi'nin bir gösterimine bakın.

Intel® Quartus® Prime Netlist Görüntüleyicileri: Tasarımlarınızı Analiz Etmenize ve Hata Ayıklamanıza Yardımcı Olan Araçlar (bölüm 1)

Intel® Quartus® Prime RTL Görüntüleyicisi ve Durum Makinesi Görüntüleyicisi, hata ayıklama, optimizasyon ve kısıtlama giriş işlemleri sırasında ilk ve tam olarak eşlenen sentez sonuçlarınızı görüntülemenin güçlü yollarını sağlar.

Intel® Quartus® Prime Netlist Görüntüleyicileri: Tasarımlarınızı Analiz Etmenize ve Hata Ayıklamanıza Yardımcı Olan Araçlar (bölüm 2)

Intel® Quartus® Prime RTL Görüntüleyicisi ve Durum Makinesi Görüntüleyicisi, hata ayıklama, optimizasyon ve kısıtlama giriş işlemleri sırasında ilk ve tam olarak eşlenen sentez sonuçlarınızı görüntülemenin güçlü yollarını sağlar.

Netlist İzleyiciler Kaynakları

Kaynak Açıklaması
Tasarım Netlistini En İyi Duruma Getirme Intel® Quartus® Prime Standard Edition Kullanım Kılavuzu'nda yer alan bir bölüm: Netlist Görüntüleyicilerin kullanımını kapsayan Tasarım Optimizasyonu.
Tümünü göster Daha az göster

Talaş Planlayıcısı

Tasarım zemin planı analizi, zamanlamayı kapatmaya ve son derece karmaşık tasarımlarda optimum performansı sağlamaya yardımcı olur. Intel® Quartus® Prime yazılımındaki Yonga Planlayıcısı, tasarımlarınızda zamanlamayı hızlı bir şekilde kapatmanıza yardımcı olur. Tasarımlarınızı hiyerarşik olarak derlemek ve zemin planlamaya yardımcı olmak için Yonga Planlayıcısı'nı Logic Lock Bölgeleri ile birlikte kullanabilirsiniz. Ayrıca, tek tek derleme çalıştırmalarından yerleştirme ve yönlendirme sonuçlarını korumak için bölümleri kullanın.

Chip Planlayıcı ile tasarım analizinin yanı sıra tasarım zemin planını oluşturabilir ve optimize edebilirsiniz. Kullanıcı/Ç atamaları yapmak için Pin Planlayıcısı'nı kullanın.

Yonga Planlayıcısı Kaynakları

Kaynak Türü Açıklaması
Tasarım Kat Planının Analiz Edilmesi ve Optimize Edilmesi Tasarım Optimizasyonu Kullanım Kılavuzu: Intel® Quartus® Prime Pro Edition Bölümü Tasarım Kat Planı ve Talaş Planlayıcısı için birincil belgeler
Çip Planlayıcısı Öğretim Videosu (Bölüm 1 / 2) E2E Video Yonga Planlayıcısı öğreticisi: Çapraz Referans Zamanlama Yolları, Fan-in, Fan-out, Yönlendirme Gecikmeleri ve Saat Bölgeleri
Çip Planlayıcısı Öğretim Videosu (Bölüm 2 / 2) E2E Video Yonga Planlayıcısı öğreticisi: Yönlendirme Kullanımı, Tasarım Öğesi Araması ve Mantık Kilidi Bölgeleri
Intel FPGA Quartus Yonga Planlayıcısı ve Kaynak Özelliği Düzenleyicisi kullanarak ECO değişiklikleri yapma (Bölüm 1 / 3) E2E Video Çip Planlayıcısı'nı kullanarak geç, küçük mühendislik değişiklik sırası (ECO) değişiklikleri yapma
Intel FPGA Quartus Yonga Planlayıcısı ve Kaynak Özelliği Düzenleyicisi kullanarak ECO değişiklikleri yapma (Bölüm 2 / 3) E2E Video Yonga Planlayıcısı'nı kullanarak geç, küçük ECO değişiklikleri yapma
Intel FPGA Quartus Yonga Planlayıcısı ve Kaynak Özelliği Düzenleyicisi kullanarak ECO değişiklikleri yapma (Bölüm 3 / 3) E2E Video Yonga Planlayıcısı'nı kullanarak geç, küçük ECO değişiklikleri yapma
Zamanlama Çözümleyicisi ve Yonga Planlayıcısı kullanılarak alıcı-verici kanalından I/O pinine kurtarılan CDR saatinin yerel yönlendirmesi nasıl izlenir E2E Video Zamanlama Çözümleyicisi ile Yonga Planlayıcısı'nın nasıl kullanılacağına ilişkin bir örnek
Tümünü göster Daha az göster

Tasarım Uzay Gezgini II

Tasarım Uzay Gezgini II (DSE), tasarım derlemesi için kullanılabilen birçok parametreyi keşfetmenizi sağlar.

Zamanlama kapanışı elde etmenizi sağlayan parametrelerin en iyi birleşimini bulmak için farklı parametrelere sahip birden çok derlemeyi yönetmek için DSE'yi kullanabilirsiniz.

Tasarım Uzay Gezgini II Kaynakları

Kaynak Açıklaması
Tasarım Uzay Gezgini II ile en iyi duruma getirme Başlarken Kullanım Kılavuzu: Intel® Quartus® Prime Pro Edition
Tasarım Uzay Gezgini (DSE) Tasarım Örneği Tasarım uzayı keşfi örneği
Tasarım Alanı Gezgini'ne (ODSE) kullanma Ücretsiz çevrimiçi eğitim, 21 dakika
Tümünü göster Daha az göster

8. Çip Üzerinde Hata Ayıklama

Yonga Üzerinde Hata Ayıklamaya Genel Bakış

FPGA'ların performansı, boyutu ve karmaşıklığı arttıkça, doğrulama işlemi FPGA tasarım döngüsünün kritik bir parçası haline gelebilir. Doğrulama işleminin karmaşıklığını azaltmak için Intel, yonga üzerinde hata ayıklama araçlarından oluşan bir portföy sağlar. Yonga üzerindeki hata ayıklama araçları, tezgah mantığı çözümleyicisi veya protokol çözümleyicisi gibi harici ekipman kullanmadan tasarımınızı hızlı bir şekilde doğrulamanıza yardımcı olmak için tasarımınızdaki dahili düğümlerin gerçek zamanlı olarak yakalanmasına olanak sağlar. Bu, kart düzeyinde sinyal yoklama için gereken pim sayısını hafifletebilir. Hata ayıklama portföyündeki tüm araçlar için bir kılavuz için Hata Ayıklama Araçları Kullanım Kılavuzu'ndaki Sistem Hata Ayıklama Araçları bölümüne bakın: Intel® Quartus® Prime Pro Edition.

Harici bellek hata ayıklama, Dış Bellek Arabirimi Destek Merkezi 'nde ayrıntılı olarak açıklanan Extermal Bellek ArabirimiAraç Seti tarafından kolaylaştırılmıştır.

Alıcı-Verici Araç Seti, alıcı-verici sinyal kalitesini ve performansını doğrulamak için kapsamlı olanaklar sunar. Bu araç seti hakkında daha fazla bilgi için, Alıcı-Verici Araç Seti ürün sayfasınabakın.

Yonga Üzerinde Hata Ayıklama Örnekleri

Yonga Üzerinde Hata Ayıklama Tasarımı Örnekleri

Aşağıda, yaygın hata ayıklama senaryoları için kullanılabilir özelliklerden yararlanmanıza yardımcı olacak bazı örnekler verilmiştir.

Çip Üzerinde Hata Ayıklama - Eğitim Kursları

Çip Üzerinde Hata Ayıklama Eğitim Kursları

Kurs Süresi Türü Kurs Numarası
SignalTap II Mantık Çözümleyicisi: Giriş ve Başlarken 35 Dakika Çevrimiçi, Ücretsiz ODSW1164
SignalTap II Mantık Çözümleyicisi: Temel Tetikleyici Koşulları ve Yapılandırması 28 Dakika Çevrimiçi, Ücretsiz ODSW1171
SignalTap II Mantık Çözümleyicisi: Tetikleme Seçenekleri, Derleme ve Aygıt Programlama 28 Dakika Çevrimiçi, Ücretsiz ODSW1172
SignalTap II Logic Analyzer: Veri Toplama ve Ek Özellikler 30 Dakika Çevrimiçi, Ücretsiz ODSW1173
Quartus® Yazılım Hata Ayıklama Araçları 8 Saat Eğitmen Liderliğindeki IDSW135
Sanal JTAG Megafonksiyonu Kullanarak FPGA'da Hata Ayıklama ve İletişim Kurma 38 Dakika Çevrimiçi, Ücretsiz OVJTAG1110
JTAG Zincir Bütünlüğü'yle Hata Ayıklama 32 Dakika Çevrimiçi, Ücretsiz ODJTAG1110
Arria® 10 Cihazında Bellek Arabirimleri IP'sinde Yonga Üzerinde Hata Ayıklama 32 Dakika Çevrimiçi, Ücretsiz OMEM1124
Sistem Konsolu 29 Dakika Çevrimiçi, Ücretsiz OEMB1117
Qsys Kullanarak Gelişmiş Sistem Tasarımı: Sistem Konsolu ile Sistem Doğrulaması 25 Dakika Çevrimiçi, Ücretsiz OAQSYSSYSCON
Tümünü göster Daha az göster

Yonga Üzerinde Hata Ayıklama - Diğer Kaynaklar

Yonga üzerinde Hata Ayıklama - diğer kaynaklar

Kaynak Açıklaması
Intel® FPGA Virtual JTAG (Intel® FPGA_virtual_jtag) IP Çekirdek Kullanım Kılavuzu (PDF) Intel® FPGA_virtual_jtag Intel® FPGA IP'si bir JTAG bağlantı noktası üzerinden iletişim kurarak özel hata ayıklama çözümleri geliştirmenizi sağlar.

AN 323: SOPC Builder Sistemlerinde SignalTap II Gömülü Mantık Çözümleyicilerini Kullanma (PDF)

Tasarım dosyaları (.zip)

 Platform Tasarımcısı tarafından oluşturulan bir sistem modülünün içinde bulunan sinyalleri izlemek için SignalTap'i kullanma.
AN 446: SignalTap II Mantık Çözümleyicisi (PDF) ile Nios® II Sistemlerinde Hata Ayıklama Bu uygulama notu, Signal Tap mantık çözümleyicisinde Nios® II eklentisinin kullanımını inceler ve eklentinin yeteneklerini, yapılandırma seçeneklerini ve kullanım modlarını sunar.
AN 799: Intel® Arria® Sinyal Probu ve Hızlı Yeniden Derleme Kullanarak 10 Tasarımının Hızlı Hata Ayıklaması Dahili sinyallere tasarımınız üzerinde en az etkiyle erişin.
Tümünü göster Daha az göster

Gelişmiş Konular

Blok Tabanlı Tasarım Akışları

Intel® Quartus® Prime Pro Edition tasarım yazılımı blok tabanlı tasarım akışları sunar. İki tür vardır: Coğrafi olarak farklı geliştirme ekibinizin bir tasarım üzerinde işbirliği yapmasına olanak sağlayan Artımlı Blok Tabanlı Derleme ve Tasarım Bloğu Yeniden Kullanım akışları.

Artımlı Blok Tabanlı Derleme, proje içindeki bir bölümü koruyor veya boşaltıyor. Bu, çekirdek bölümlerle çalışır ve ek dosya veya kat planlaması gerektirmez. Bölüm boşaltılabilir, Kaynak, Sentez ve Son anlık görüntüler'de korunabilir.

Tasarım Bloğu Yeniden Kullanım akışı, bir bölüm oluşturarak, koruyarak ve vererek farklı bir projedeki tasarım bloğunu yeniden kullanmanızı sağlar. Bu özellik ile farklı takımlar arasında zamanlama kapalı modüller için temiz bir el bekleyebilirsiniz.

Blok Tabanlı Tasarım Kaynakları

Hızlı Yeniden Derleme

Rapid Recompile, mümkün olduğunda önceki sentezin ve daha uygun sonuçların yeniden kullanımına izin verir ve değişmemiş tasarım bloklarını yeniden işlemez. Rapid Recompile, küçük tasarım değişiklikleri yaptıktan sonra toplam derleme süresini azaltabilir. Rapid Recompile, HDL tabanlı fonksiyonel ECO değişikliklerini destekler ve değişmeyen mantığın performansını korurken derleme sürenizi azaltmanızı sağlar.

Hızlı Yeniden Derleme - Destek Kaynakları

Kaynak Açıklaması
Hızlı Yeniden Derleme Çalıştırma Intel® Quartus® Prime Pro Edition El Kitabı'nın 2.
AN 799: Hızlı Intel® Arria® Sinyal Probu ve Hızlı Yeniden Derleme Kullanarak 10 Tasarım Hata Ayıklama (PDF) Hızlı Yeniden Derleme'nin küçük değişiklikler için derleme süresini nasıl azalttığını gösteren bir uygulama notu
Tümünü göster Daha az göster

Kısmi Yeniden Yapılandırma

Kısmi yeniden yapılandırma (PR), kalan FPGA tasarımı çalışmaya devam ederken FPGA'nın bir bölümünü dinamik olarak yeniden yapılandırmanıza olanak tanır.

Cihazınızın bir bölgesi için birden çok kişi oluşturabilir ve bu kişinin dışındaki alanlardaki işlemleri etkilemeden bu bölgeyi yeniden yapılandırabilirsiniz.

Kısmi Yeniden Yapılandırma hakkında daha fazla bilgi için, bkz.

Komut dosyası

Intel® Quartus® Prime ve Quartus® II yazılımı, komut satırı ve araç komut dili (Tcl) komut dosyası tasarım akışları için kapsamlı komut dosyası desteği içerir. Yazılım tasarım akışının her aşaması için sentez, montaj ve zamanlama analizi gibi ayrı yürütülebilir dosyalarda, ortak ayarlar yapma ve ortak görevleri gerçekleştirme seçenekleri bulunur. Tcl komut dosyası uygulama programlama arabirimi (API), temel ve gelişmiş işlevleri kapsayan komutlar içerir.

Komut Satırı Komut Dosyası Oluşturma

Intel® Quartus® Prime veya Quartus® II yazılım komut satırı yürütülebilir dosyalarını toplu iş dosyalarında, kabuk komut dosyalarında, makefile'larda ve diğer komut dosyalarında kullanabilirsiniz. Örneğin, varolan bir projeyi derlemek için aşağıdaki komutu kullanın:

$ quartus_sh --akış derlemesi

Tcl Komut Dosyası Oluşturma

Aşağıdaki görevlerden herhangi biri için Tcl API'sini kullanın:

  • Proje oluşturma ve yönetme
  • Atama yapma
  • Tasarımları derleme
  • Rapor verileri ayıklanma
  • Zamanlama analizi gerçekleştirme

Quartus® II yazılımı Tcl örnekleri web sayfasındaki bazı örnekleri kullanmaya başlayabilirsiniz. Aşağıda birkaç başka kaynak listelenmiştir.

Komut Dosyası Kaynakları

Kaynak Açıklaması
Quartus® II Komut Dosyası Başvuru Kılavuzu Quartus® yazılım komut satırı yürütülebilir dosyalarını ve Tcl paketlerini ve komutlarını Quartus® yazılım kabuğunun içinden kapsar
Quartus® Prime Standard Edition Ayarlar Dosya Başvuru Kılavuzu Quartus® yazılım Ayarları Dosyası'nda (.qsf) bulunan parametre ayarlarını kapsar.
Komut Satırı Komut Dosyası Oluşturma Intel Quartus Prime Standard Edition Kullanım Kılavuzu'nun bir bölümü.
Quartus® II Tcl Örnekleri Birkaç yararlı Tcl komut dosyası örneği içeren bir web sayfası.
Komut Satırı Komut Dosyası Oluşturma (ODSW1197) Intel® Quartus® yazılımındaki komut satırı komut dosyası oluşturma yeteneklerini sunan çevrimiçi eğitim (30 dk).
Tcl'e Giriş (ODSW1180) Tcl komut dosyası sözdizimine giriş.
Quartus® II Yazılım Tcl Komut Dosyası Çalıştırma (ODSW1190) Quartus® II yazılımındaki Tcl Komut Dosyası oluşturma özellikleri.
Tümünü göster Daha az göster

OpenCL ve OpenCL logosu, Apple Inc.'in Khronos tarafından izinle kullanılan ticari markalarıdır.

Still Have Questions?


Get answers for the most common design issues.

Search the Knowledge Base

Bu sayfadaki içerik, orijinal İngilizce içeriğin insan ve bilgisayar çevirilerinin birleşiminden oluşur. Bu içerik size kolaylık sağlamak ve genel bilgi vermek için sunulmuştur ve eksiksiz veya hatasız olmasına güvenilmemelidir. Bu sayfanın İngilizce versiyonu ile çevirisi arasında herhangi bir çelişki olması durumunda İngilizce içerik geçerli ve üstün sayılmalıdır. Bu sayfanın İngilizce versiyonunu görüntüleyin.